架構總覽：四個月、三段式，建一條 end-to-end 流程

先看地圖，再看細節

這個系列到目前為止，講的都是「為什麼」——為什麼把整條晶片流程交給 AI、為什麼邏輯性的工作終將被 AI 走完、為什麼開源與商業可以在同一個生態系裡共存。這一篇換一個問題：這東西到底是怎麼建起來的？

答案是三個部分，用一個特定的順序、花了大約四個月拼起來。這是整個系列的脊椎篇。我會刻意講得高一點——一個部分一段——然後把細節留給後面三篇各自的深入篇。如果整個系列你只想記住一張圖，我希望是這一張。

順序本身就是策略

這四個月拆成三段工作，而它們的先後不是隨便排的——這個順序本身就是策略：

1. 建立流程。 先把一條最完整、專業、含明確 Phase → Stage → Step 的流程鋪出來。
2. 前端收斂。 用 benchmark 反覆驗證並收緊「Spec → RTL」的轉換，直到它能穩定產出對的 RTL。
3. 中後端收斂。 fork 並補完開源 EDA 工具，讓 RTL 之後的每一步都能一路跑到真正的成果。

為什麼是這個順序、而不是別的？因為你沒辦法收斂一條還沒建好的流程；也沒辦法在前端還產不出好 RTL 的時候，就把東西硬推進後端的 EDA 工具。所以：先有骨架，再讓前端穩定，最後把後端補到能一路走完。每一段，都靠前一段先站穩不動。

Part 1 — 把流程建起來

第一部分是流程本身：一套最完整、專業、含明確 Phase → Stage → Step 的流程。因為目標是 AI-Native 的 end-to-end IC 設計，把流程建對是至關重要的第一步——其他所有東西都掛在它上面。經過不斷調整、增加步驟、優化之後，目前的產出是一條主線流程 + 兩條支線（Analog 與 Mixed-mode），支線會在設計需要時交錯進主線。

結構上是 3 Phases · 5 Stages · 63 Steps（數位主線佔其中 44 步）：Phase 1 把設計意圖收成一組分層的 L1–L27 設計文件；Phase 2 走 spec → RTL → 驗證；Phase 3 跑 EDA 後端一路到 GDS、再到量產測試。一句話：流程是骨架，後面兩個部分都掛在它上面。 完整的深入——包含背後那套 ATLAS 方法論——就是下一篇。

Part 2 — 前端收斂

第二部分聚焦在前端轉換：Spec → RTL。這一段是硬驗出來的——靠大量 benchmark（VerilogEval-V2、VE-Human、RTLLM，加上範圍更廣、難度更高的實戰專案）反覆去跑。三個原則把它撐住：

• 跑分優化。 不斷收緊前端，讓除了極少數確定的 floor 之外，全部都要通過。
• Program First、AI Backup。 兩條路徑——一條程式邏輯、一條 AI——互相比對、萬無一失，並盡量收斂成 Program 或 Program Gate。
• IC expert Agent 經驗萃取。 把累積的經驗淬鍊進 IC expert Agent：能程式化的就寫成程式，無法程式化的慣例就寫進 IC expert Agent，成為可複用的規則。

一句話：讓前門穩定地產出對的 RTL。 深入篇是第 6 篇。

Part 3 — 中後端收斂

第三部分從 RTL 結束的地方開始，正式進入 EDA 工具的領域——PnR、CTS、DRC、LVS、STA、IR，還有類比那一側。這裡有很多細瑣而陌生的步驟，每一個都要跑得過、通過驗證。最大的挑戰是：現有的開源工具存在一些缺口，會讓流程卡住、產不出 production-ready 的成果。

這正是我決定自己 fork 並優化這些開源 EDA 工具的原因——把「開源那一段」補到 sign-off 等級，讓整條流程能一路走完。這裡的立場很單純、也不帶對抗：補完開源，不是為了跟誰對打。如果商業 EDA 想接進來、成為生態系裡付費的一部分，我們一樣歡迎。一句話：讓 RTL 之後的每一步都真的跑得過。 深入篇是第 7 篇。

三段式一覽

把整張地圖收進一張表——這也是後面三篇的脊椎：

從上到下讀，其實也就是照「建的順序」讀：流程還沒存在，我沒辦法先調前端；前端還沒穩，我沒辦法先補後端。作為一個剛走進這條流程的軟體人，這條依賴鏈是我學到「一個這樣的系統要怎麼真的站起來」最清楚的一件事。

這就是脊椎。接下來三篇，我會一個部分一個部分鑽進去——Part 1，流程本身是怎麼建起來的（ATLAS 方法論）；Part 2，怎麼用 benchmark 把前端磨到全過；Part 3，怎麼把開源 EDA 工具補完，讓 RTL 之後每一步都跑得過。下一篇先從 Part 1 開始——流程本身是怎麼長出來的。